유일한 차세대 NA EUV 도입 예정이'었'던 인텔, 그리고 TSMC의 추격

테크인사이트의 칩 이코노미스트 "하이 NA EUV는 칩 기술을 선도할 차세대 기술 혁신" TSMC, "하이 NA EUV는 주로 협력 인사들과의 연구에 사용될 것" 삼성전자 이재용 부회장, ASML 본사에 찾아가 EUV 노광장비의 공급 논의

2022-06-22     성연수 기자
[사진=연합뉴스]

[월드투데이 성연수기자] 인텔과 함께 TSMC도 반도체 신기술 경쟁에 뛰어 들었다.

현지 시각으로 지난 16일, 로이터는 미국 실리콘밸리에서 열린 TSMC 기술 심포지엄에서 대만의 세계 최대 파운더리 TSMC가 2024년에 ASML의 차기 버전 하이 NA-EUV를 도입한다고 보도했다.

EUV 노광장비는 반도체 포토 공정에서 극자외선 파장을 이용해 웨이퍼에 회로를 그려 넣는 필수적인 장비이다.

이 장비는 전 세계에서 ASML에서만 독점 생산하며 '하이 NA EUV'는 현재 가장 최첨단인 차세대 EUV 노광장비다.

인텔이 반도체의 파운더리 시장 진입에 뛰어들면서 파운더리 업체 1위인 TSMC와 경쟁하게 됐다.

앞서 인텔은 올해 초 네덜란드의 ASML과 장비 도입 계약을 맺어 TSMC와 삼성전자보다 1년 먼저 2024년 신형 EUV 노광기를 5대를 최초로 공급받을 예정이었다.

인텔은 2025년까지 이 장비를 통해 제품 생산할 예정이다.

[사진=연합뉴스]

'하이 NA EUV'를 활용하면 반도체를 더 작고 더 빠르게 만드는 칩을 만들 수 있지만 TSMC 미 부사장은 대량 생산 시기는 밝히지 않았다.

TSMC의 비즈니스 개발 선임부사장인 케빈 장은 2024년까지 제품에 하이 NA EUV가 사용될 준비가 되진 않을 것이라며 주로 협력 인사들과의 연구에 사용될 것이라 밝혔다.

심포지엄에 참여한 반도체 컨설팅업체 테크인사이트의 칩 이코노미스트 '댄 허치슨'은 "하이 NA EUV는 칩 기술을 선도할 차세대 기술 혁신"이라 평가했다.

그는 덧붙여 "TSMC가 기기를 2024년에 확보함으로써 그들이 '가장 앞선 기술'을 더 빨리 얻게 되었다"고 설명했다.

이 심포지엄에서 TSMC는 2025년 대량생산을 목표로 하는 2나노 공정 기술에 대해 자세히 설명했다.

TSMC는 15년에 걸쳐 개발한 '나노시트'(Nano Sheet) 트랜지스터 기술을 2나노 공정에 최초 적용해 반도체 작동 속도와 전력 효율을 개선할 계획이다.

[사진=삼성전자제공]

한편, 삼성전자 부회장 이재용은 지난 14일 ASML 본사에 찾아가 최고경영자(CEO) 피터 베닝크를 만나 EUV 노광장비의 공급에 대해 논의했다.

[출처=연합보도]